Rekonfigurierbare Feldeffekttransistoren

Start des DFG Verbundprojektes zwischen KIT-ITIV, TUD-IHTN und TUD-IES zu rekonfigurierbaren Feldeffekttransistoren

Im beantragten Forschungsprojekt PARFAIT sollen auf der Basis eines neuartigen ambipolaren und rekonfigurierbaren Feldeffekttransistors Device-, Schaltungs- und Systemkonzepte zur Konzeption einer verlustleistungsarmen und gleichzeitig flexiblen FPGA-Architektur untersucht werden. Bedingt durch die steuerbare Ambipolarität sowie elektrische Eigenschaften des Devices können neuartige, bei stromrichtungsgebundenen Transistoren nicht mögliche Schaltungs- und Adaptionskonzepte zum Einsatz kommen, die die inhärente (Re)konfiguration auf Transistorebene ausnutzen. Das neuartige Device (DeFET) basiert auf CMOS-Technologie und bietet gegenüber bisher bekannten rekonfigurierbaren Transistoren den Vorteil der prozesstechnischen relativen Einfachheit und Kompatibilität, die zusätzlich erhebliche Vorteile für den Einsatz in einem erweiterten Temperaturbereich (Cryo- und Hochtemperatur) versprechen. Das Projekt zielt darauf ab, durch Erstellung von präzisen, physikalische Effekte berücksichtigenden Modellen und darauf aufbauenden Simulationen den Entwurfsraum des Devices und darauf aufbauende Schaltungen für rekonfigurierbare Architekturen von Transistor- bis hin zur Systemebene zu erforschen und Erkenntnisse über die prinzipielle Leistungsfähigkeit zu gewinnen. Dabei soll die programmierbare Ambipolarität auf die Möglichkeiten untersucht werden, die Gesamtzahl der Transistoren und damit die Siliziumfläche bei gleicher oder höherer Funktionalität zu reduzieren, während zusätzlich verteilt selektive Variationen der Schwellspannungen zur Laufzeit eine Anpassung des Systems an Zustand, äußere Einflüsse und Energiebudget vornehmen, um Performanz und Energieeffizienz zu verbessern. Die drei Arbeitsebenen Device, Schaltungen und Architektur sind in diesem Vorhaben eng miteinander verzahnt, um vollumfassend Einflüsse einer Implementierungsentscheidung auf jeder Ebene für die anderen zwei Ebenen zu erfassen. Im Verlauf des Vorhabens sollengrundlegende Erkenntnisse gewonnen werden, die die potentielle Leistungsfähigkeit des Devices für gängige Schaltungsblöcke (Logik, Speicher) und rekonfigurierbare Architekturen realistisch unter Einbeziehung physikalischer Effekte und Eigenschaften (Skalierbarkeit, Performanz, Verlustleistung, Rekonfigurierbarkeit, Dichte, Verdrahtbarkeit) abschätzen. Hierbei wird auch die Übertragbarkeit für weitere zukünftige Schaltungs- und Architekturklassen mit berücksichtigt.