Replacement Gate

Replacement Gate-Technologie

Pressemeldung vom 12.12.2005: IHTN fertigt die weltweit ersten MOSFETs mit kristallinem high-k-Dielektrikum und Metall-Gateelektrode in Replacement Gate-Technologie.

Am Institut für Halbleitertechnik und Nanoelektronik (IHTN) wurden Anfang Dezember 2005 weltweit erstmals voll funktionale NMOS-Transistoren mittels Replacement Gate-Technologie gefertigt, die ein kristallines Gatedielektrikum (Gadoliniumoxid, Gd2O3) sowie eine Wolfram-Gateelektrode aufweisen.

Immer komplexeren integrierten Schaltungen verdanken wir u.a. leistungsfähigere und schnellere Computer. Über viele Jahre blieben der grundsätzliche Aufbau der Bauelemente und die verwendeten Materialien nahezu unverändert und es genügte im Wesentlichen, die Strukturmaße zu verringern. Diese Entwicklung stößt aber mit zunehmender Miniaturisierung an physikalische Grenzen. Die Schichtdicke des Dielektrikums Siliziumoxid erreicht die Größenordnung weniger Atomlagen und verliert damit mehr und mehr seine hervorragenden isolierenden Eigenschaften, was mit erhöhten elektrischen Verlusten verbunden ist, und die Verwendung von Poly-Silizium als Gate-Material schmälert zusätzlich die Leistung der Bauelemente.

Ein Lösungsansatz ist die Verwendung neuer Materialien in der Mikroelektronik. Kristalline high-k-Materialien als alternative Gate-Dielektrika in MOS-Transistoren weisen im Vergleich zu Siliziumdioxid eine vielfach höhere Dielektrizitätszahl k (meist auch als Epsilon bezeichnet) auf. Damit lassen sich MOS-Kondensatoren mit größerer Schichtdicke des Isolators und damit geringeren Leckströmen aber gleicher Kapazität herstellen (Abbildung 1).

Aufnahme Gate-Stack
Abbildung 1: MOS-Kondensatoren mit konventionellem SiO2-Dielektrikum (links) und high k-Dielektrikum (rechts) [Quelle: Intel]
 

Gegenstand der Forschung am IHTN sind kristalline high-k-Materialien, insbesondere die Oxide der seltenen Erden.

Die neuen Gate-Isolatoren weisen allerdings zwei wesentliche Nachteile auf: „Threshold Voltage Pinning“, verursacht durch Störstellen zwischen Dielektrikum und Gate-Elektrode, führt dazu, dass zum Durchschalten der Transistoren zu hohe Spannungen nötig werden. Und Phononenstreuung bremst die Elektronen im Kanal des MOS-Transistors, sie bewegen sich langsamer, was den Widerstand steigert. Diese beiden Nachteile lassen sich aber ausgleichen, wenn statt der bisher verwendeten Gate-Elektroden aus Polysilizium solche aus Metall zum Einsatz kommen.

Die Integration von high-k-Dielektrika und Metall-Gateelektroden in den Standard-CMOS-Prozess ist jedoch problematisch. Hochtemperaturschritte, die beispielsweise zur Ausheilung der Source-/Drain-Implantation notwendig sind, schädigen die neuartigen Materialien ebenso sehr wie Plasmaätzschritte bei der Gate-Formierung. Daher wurde am Institut für Halbleitertechnik ein schonender Herstellungsprozess entwickelt (Abbildung 2). Ein so genanntes Dummy-Gate, dessen Form und Lage dem des späteren Gate-Stacks entspricht, dient so lange als Platzhalter, bis alle das high-k-Material und Metall schädigenden Prozessschritte durchgeführt wurden.

Schema Replacement Gate-Technologie
Abbildung 2: Replacement Gate-Prozess
 

Anschließend wird in einer Oxidschicht ein Negativabdruck des Dummy-Gates erstellt und dieser wird anschließend mit dem high-k-Material und dem Gate-Metall verfüllt. Schlüsseltechnologie für den Replacement Gate-Prozess ist das chemisch-mechanische Polieren (CMP).

Mittels dieser Technologie konnten am Institut für Halbleitertechnik und Nanoelektronik Anfang Dezember 2005 weltweit erstmals voll funktionale NMOS-Transistoren mittels Replacement Gate-Technologie gefertigt werden, die ein kristallines Gatedielektrikum (Gadoliniumoxid, Gd2O3) sowie eine Wolfram-Gateelektrode aufweisen.

Kennlinie
Abbildung 3: Ausgangskennlinie eines NMOS-Transistors mit kristallinem high k-Gatedielektrikum (Gd2O3) und Metall-Gateelektrode (Wolfram)
 

Die Transistoren wurden im Rahmen eines nationalen Forschungsprojekts (KrisMOS) entwickelt und gefertigt, das vom Bundesministerium für Bildung und Forschung (BMBF), AMD Saxony LLC & Co KG, Infineon Technologies AG und Freescale Halbleiter Deutschland finanziert wird. Die universitären Projektpartner sind die AMO GmbH (Gesellschaft für angewandte Mikro- und Optoelektronik GmbH, RWTH Aachen), das Institut für Halbleiterbauelemente und Werkstoffe der Universität Hannover, das Paul-Drude-Institut Berlin sowie das Institut für Halbleitertechnik und Nanoelektronik (TU Darmstadt).