Udo Schwalke

Profilbild Schwalke

Prof. Dr. Udo Schwalke

+49 6151 16-23334
+49 6151 16-20675

Schloßgartenstraße 8
64289 Darmstadt

Raum: S2|17 31

Forschungsschwerpunkte

Die Kernkompetenzen des Instituts für Halbleitertechnik und Nanoelektronik (IHTN) liegen in der Erforschung und Entwicklung neuartiger elektronischer Bauelemente, einschließlich elektronischer Sensoren, unter Einbeziehung alternativer Materialien sowie der dazugehörenden Prozesstechniken. Primäres Ziel der Arbeiten ist die Fortentwicklung der CMOS-Technologie in Richtung Nanoelektronik.

So wurden Ende 2005 am IHTN weltweit die ersten Transistoren mit kristallinem high-k-Dielektrikum in materialschonender Replacement-Gate-Technologie hergestellt. Dieses „Gate-Last“-Konzept wird in den Prozessorgenerationen der weltgrößten Chiphersteller eingesetzt. In 2010 wurde am IHTN der weltweit erste undotierte Silizium-Nanodraht-Feld-Effekt-CMOS Transistor (Si-NDFET) auf kommerziellem Silicon-on-Insulator-Material gefertigt. Das Besondere dieser CMOS-NDFET-Architektur liegt darin, dass der Transistortyp (PMOS oder NMOS) nicht mehr durch die Dotierung fest vorgegeben wird, sondern durch Anlegen einer Selektionsspannung frei wählbar ist („electrostatic doping“). Dies ermöglicht z. B. die Realisierung neuartiger rekonfigurierbarer Logik für neuronale Netzwerke.

Darüber hinaus werden am IHTN die Möglichkeiten der kohlenstoffbasierten Nanoelektronik untersucht. Kohlenstoffnanoröhren (carbon nanotube, CNT) und Graphen (graphene) sind Gegenstand aktueller Forschung. Ziel dieser Forschungsarbeiten ist die Herstellung neuartiger Bauelemente in einer CMOS-Hybridtechnologie, um die sich abzeichnenden Grenzen der Miniaturisierung konventioneller Silizium-Nanoelektronik zu überwinden. Diesem Ziel ist man erstmals 2004 durch die Herstellung funktionierender CNT-Feldeffekt-Transistoren mit einem CNT-Durchmesser von 1–3 nm (!) entscheidend näher gekommen. Seitdem wird der Herstellungsprozess ständig optimiert und ist seit Ende 2010 auch für die Herstellung von Graphen-Schichten einsetzbar, z.B. für die Realisierung von Graphen-FETs und Graphen-basierte Gassensoren. Untersuchungen der Ausfall- und Degradationsmechanismen integrierter Bauelemente zur Lebensdauervorhersage ergänzen die Arbeiten hinsichtlich der genannten Forschungsgebiete. Vervollständigt wird das Forschungsspektrum durch die Simulation von Bauelementen und Prozessen mit industriekonformen Simulationswerkzeugen.

Das IHTN ist auf internationalen Tagungen und Konferenzen mit vielfältigen Beiträgen vertreten. Die Publikationsliste ist auf der Homepage des Instituts zu finden unter http://www.iht.tu-darmstadt.de/ihtn_research/ihtn_tubiblio/.

Förderprojekte

  • DFG-Verbundprojekt (2017 – 2020): „PARFAIT: Leistungsgewahre ambipolare FPGA Architektur“, (SCHW 1173/10-1).
  • ESF-Verbundprojekt (2010 – 2013): „ELOGRAPH: Electrical and Optoelectronic Graphene Devices“, (09-EuroGRAPHENE-FP-020).
  • BMBF-Verbundprojekt (2007 – 2010): „MEGA EPOS: Metall-Gate-Elektroden und epitaktische Oxide als Gate-Stacks für zukünftige CMOS-Logik- und Speichergenerationen“, (13N9259).
  • DFG-Projekt (2004 – 2007): „Nano-Messmethodik“, (SCHW 1173/1-1).
  • BMBF-Verbundprojekt (2002 – 2006): „KRISMOS: Kristalline Gate-Stacks für sub 100nm CMOS-Transistoren auf FD-SOI“, (01 M 3142 C).

Kurzbiographie

Dr. Udo Schwalke wurde im Juli 2001 zum Universitätsprofessor für Halbleitertechnik am Fachbereich Elektrotechnik und Informationstechnik der TU Darmstadt ernannt.

Udo Schwalke, 1953 in Beeck geboren, studierte Physik an der Friedrich-Wilhelms-Universität Bonn und promovierte 1984 bei Professor George Comsa am Institut für Grenzflächenforschung des Forschungszentrums Jülich. In Anerkennung seiner Dissertation wurde Dr. Schwalke das Feodor-Lynen Forschungsstipendium der Alexander-von-Humboldt-Stiftung verliehen. Es folgte ein zweijähriger Forschungsaufenthalt am California Institute of Technology, Pasadena, USA.

Ende 1986 trat Dr. Schwalke in die Dienste der Siemens AG, München, ein. Im Zentralbereich Forschung und Entwicklung, Mikroelektronik, führte er Untersuchungen an MOS-Systemen durch und war für die Silizium-Prozesstechnik zuständig. 1990 wechselte Dr. Schwalke im Rahmen der Siemens/IBM Kooperation zu Siemens Components, Essex, USA, und arbeitete dort an der Entwicklung des 64Mbit DRAM Speichers. Nach seiner Rückkehr zur Zentralabteilung Technik der Siemens AG, München, war Dr. Schwalke zwischen 1992 bis 1999 in unterschiedlichen Funktionen auf verschiedenen Arbeitsgebieten tätig. Das Themenspektrum reichte von der Entwicklung einer 600V-Smart-Power-IC-Technologie auf Silicon-on-Insulator (SOI) Material, Aufbau der CMOS Technologiekompetenz für mobile Low-Voltage/Low-Power-Anwendungen bis hin zu Arbeiten auf dem Gebiet der Si-Nano-Technologie. Während dieser Zeit leitete und koordinierte er mehrere Teilprojekte der EU-Förderinitiativen ADEQUAT+ und ACE, an dem führende europäische Halbleiterhersteller und Forschungseinrichtungen der Mikroelektronik beteiligt waren. Anfang 2000 widmete sich Dr. Schwalke Fragen der Zuverlässigkeitsmethodik und wechselte zur Halbleiterfertigung der Infineon Technologies AG.

Prof. Schwalke ist Mitglied in Fachverbänden wie z. B. IEEE und als Gutachter für verschiedene Fachzeitschriften tätig.

zur Liste